24.12.20 15:28
/cash1-2.jpg?width=350&name=cash1-2.jpg)
Как выяснил CNews, разработчикам трех новых отечественных микропроцессоров досталось порядка 20 млрд руб. Эти деньги были распределены Минпромторгом в рамках тематических тендеров, итоги которых министерство подвело в середине декабря 2020 г.
В частности, 7,63 млрд руб. Минпромторг зарезервировал на ОКР «Разработка системы на кристалле для встраиваемых вычислительных комплексов на базе процессорных ядер с архитектурой NeuroMatrix нового поколения» (шифр «Нейро-Б»).
Еще 7,49 млрд руб. министерство выделило на ОКР по созданию микропроцессора «Эльбрус-32С» — для высокопроизводительных серверов. Разработке был присвоен шифр «Процессор-21 (СРВ)».
Наконец, 6 млрд руб. министерство готово заплатить за ОКР «Разработка доверенного многоядерного процессора для программных маршрутизаторов защищенных сетей» (шифр «МАРКО-240»).
Таким образом, сумма предстоящих к заключению трех госконтрактов составляет 20,22 млрд руб. Сроком их исполнения в ТЗ прописано 31 января 2025 г.
В первых двух из упомянутых тендеров победители были очевидны в силу технических условий, подразумевающих использование наработок конкретных компаний. Исполнителями контрактов станут НТЦ «Модуль» и компания МЦСТ соответственно — разработчики известных на рынке линеек нейропроцессоров и процессоров «Эльбрус». Заявки этих организаций на конкурсы стали единственными в каждой из процедур. Снижать стартовую цену лотов претенденты не стали.
Каким будет новый «Эльбрус»
В тендерных документах целью разработки нового «Эльбруса» заявлено создание универсального 32-ядерного процессора — для типоряда вычислительных систем в классе высокопроизводительных серверов и систем хранения данных (СХД) высшего уровня производительности, а также суперЭВМ.
Чип будет изготовлен по технологии 7 нм. В нем закономерно будет задействована архитектура «Эльбрус». Его пиковая производительность составит не менее 6 Тфлопс, суммарный объем кэш-памяти — не менее 64 Мбайт. Суммарная пиковая пропускная способность всех каналов памяти составит как минимум 170 Гбайт/с, объем оперативной памяти — 2 Тбайта на микропроцессор.
У чипа будет не менее шести контроллеров памяти типа DDR5. В нем будет реализована аппаратная поддержка операций искусственного интеллекта и виртуализации с возможностью исполнения кодов платформы Intel Х86-64.
Что будет создано на NeuroMatrix
Целью другой из рассматриваемых работ заявлено создание на базе отечественной архитектуры NeuroMatrix гетерогенной многопроцессорной системы на кристалле, предназначенной для решения методами нейросетевой обработки данных широкого круга задач. Среди них — распознавание образов, управление беспилотными транспортными средствами, цифровая обработка аудио- и видеосигналов.
В состав микросхемы должны входить управляющая процессорная система, содержащая не менее двух процессорных кластеров с суммарным количеством процессорных ядер ARM не менее восьми. Также она должна включить нейросетевой ускоритель, содержащий не менее восьми нейропроцессорных ядер, ядро расчета карт диспаратности (StereoVision), подсистему обработки графической информации, ядро видеокодека кодер/декодер, ядро предобработки видеосигналов (Image Signal Processing), интерфейс с внешней оперативной памятью, подсистему прямого доступа к памяти, контроллеры PCI Express.
У чипа должны быть контроллеры периферийных устройств Ethernet 10/100/1000 (w. IEEE 1588), 10GEthernet (w. IEEE 1588), DisplayPort TX, MIPICSI-2 RXx4, I2C, I2S, CAN 2.0, SD Card/SDIO, SPI, QSPI, UART, GPIO, JTAG. «Окончательный состав микросхемы определяется на этапе технического проекта по согласованию с организациями, определяемыми заказчиком», — отмечается в документации.
Что за многоядерный чип создается для маршрутизаторов
В ходе третьей ОКР будет создан доверенный многоядерный процессор с интегрированными сетевыми интерфейсами 1/10 Гбит/с. Он предназначен для применения в мультипротокольном оборудовании программных маршрутизаторов защищенных отечественных IP-сетей — для использования в магистральной, региональной и зоновой сетях уровня агрегации и ядра/транспорта.
В министерстве отмечают, что аналогичный подход использован в решениях Intel P5900, Mellanox BlueFild и NXP LS2088. «Предлагаемой в рамках ОКР процессор, в отличии от решений Mellanox и NXP, поддерживает интерфейс для расширения, что позволит объединить несколько процессоров и обеспечить в разрабатываемых на его основе решениях возможность линейного наращивания производительности коммуникационного оборудования», — заключают в Минпромторге.
Среди конкретных характеристик заказчик указывает, что чип будет содержать не менее 16 64-битных ядер, совместимых с архитектурой ARMv8, контроллер прерываний, ММU с TLB, 128-битный SIMD-сопроцессор, кэш данных первого уровня размером не менее 32 кБ, кэш инструкций первого уровня размером не менее 32 кБ, кэш второго уровня.
Частота процессора составит не менее 1500 МГц. В нем будет два контроллера DDR4 разрядностью 64 бит или четыре контроллера DDR4 разрядностью 32 бит; объем поддерживаемой памяти не менее 8 Гбайт. Примечательно, что у разработчика должен быть опыт разработок чипов по технологии 28 нм.
